微电子工艺

131 分钟读完

本课程主要以记忆为主，考试没有难度。老师上课会讲哪部分是考试会考的。

未特殊说明，温度以摄氏度为准。

考试中，五个名词解释 *3分，五个简答题 *5分，两个画图说明 *10分，两个大题推导公式现象解释共40分

会有实验，分别是绘制简单硅片电路的电容和三极管。

一个完整的微电子工艺流程是如下所述的。接下来会详细讲解每一步的相关内容。

成膜，生长或淀积
图案生成，去除硅片表面的膜层所选区域，构建器件图形和结构，平坦化、光刻、刻蚀。
掺杂，根据图案生成窗口建立N或P型区，扩散或离子注入（主要）
热处理，加热硅片以达预期结果，主要是退火工艺和合金化。Al的快速热退火，提高导电性。
硅片清洗，取出表面污渍。

微电子工艺

微电子工艺课程主要讲述的是微电子芯片设计的各个单步工艺。以下内容没有按顺序介绍。

1. 掺杂

掺杂主要分为两类，扩散和离子注入。两类方法将分别进行介绍。掺杂的目的是有目的的把杂质掺入硅中，该方法可以明显改变Si的电性能。Si是一种半导体，本身的电气性能往往不能满足人类在各领域的需求，因此需要通过掺杂的手段进行改良。非常小比例的掺杂就能明显提高硅的电导率，从而实现性能的改变。典型的掺杂范围是$10^{14}\to 10^{19}atoms/cm^3$

掺杂分为N型掺杂和P型掺杂。Negative型掺杂中，电子是主要载流子，主要掺杂物是P和As（V A）等，要注意P和As中外层电子多于空穴；P型空穴是主要载流子，有效的掺杂物是B（III A），B外层空穴多余电子。同一区域一般只有一种掺杂物质起主要作用。

N区和P区接触的区域称为结，是NP型掺杂及浓度相等的位置，就是NP结构成了各类电子器件。在结之外，N型掺杂多于P型掺杂，该区域就被称为N型区。

一般的，掺杂浓度是Si原子的百万分之几量级。可以简单计算Si的原子密度为$5e22cm^{-3}$，掺杂浓度往往在$10^{14}到$$10^{21}$。

扩散

一般掺杂有两种方式，分别为

热扩散是利用高温驱动杂质穿过Si晶格的结构
- 预淀积是掺杂杂质以液相或气相的方式进入Si中（薄层，800-1000摄氏度）
- 推进是更高温度使杂质进入更深的晶格内（1000-1250摄氏度）
- 激活是杂质原子与晶格中Si原子键合，温度略高于推进。
离子注入，通过高压离子轰击将杂质引入硅片。目前离子注入已经全面取代了扩散技术。

“扩散” 是一种基本的掺杂技术。通过扩散可将一定种类和数量的杂质掺入硅片或其它晶体中，以改变其电学性质。掺杂可形成双极器件的基区、发射区和隔离区、MOS 器件的源区、漏区和阱区，以及扩散电阻、互连引线、多晶硅电极等。

不同类型的杂质，在Si中都有着一定的扩散率（扩散系数）。

对于高扩散系数的杂质而言，主要是间隙式扩散（金，铜等），不易与硅原子发生键合，从半导体的晶格间隙挤进去，形成填隙式扩散，不需要键合因此速度快；
对于低扩散系数的杂质而言，主要是替代式扩散（As，P等），容易与硅原子发生键合，代替硅原子占据格点位置，依靠周围的空的格点进行扩散，形成替位式扩散。

进行替位式扩散时不同带电状态的空位将产生不同的扩散系数，实际扩散系数D是所有扩散系数的加权和（统计平均

杂质只有成为Si晶格的一部分时才会作为电子的施主或受主
如果占据间隙位置，就无法起到作用。
在杂质扩散时，加热有利于杂质移动到晶格中，这一过程称为晶体的激活。
在一定温度下，Si能吸收的杂质数量是一定的，这个叫做固溶度。
- 实际上Si中的杂质里，只有很少一部分被真正激活（3%-5%）。
进行扩散掺杂前，出于对Si其他位置的保护，我们会采用掩膜（$SiO_2Si_3N_4$）保护不需要扩散的位置。热扩散并不是单向的，在向深处扩散的同时，还会横向扩散，一般是纵向扩散深度的75%到85%。
杂质源一般是化合物气态或液态。

掺杂参数一般为

掺杂浓度。掺杂后杂质的浓度
杂质浓度分布。杂质浓度的分布
结深。杂质扩散深度
横向扩散深度。

测量时方法很多，后面简要分析一下测量方法。

扩散是微观粒子不规则热运动的统计结果，一般从浓度高向浓度低的方向进行，从而使粒子分布趋于均匀。扩散速度一般取决于浓度差和温度。

对于一维的情况，假定单位时间内垂直扩散通过单位面积的粒子数（扩散粒子流密度）为$J(x,t)$，该量与离子的浓度梯度成正比，即（Fick 第一定律）

\[J(x,t)=-D\frac{\partial C(x,t)}{\partial x}\]

负号代表从高浓度梯度到低浓度梯度方向。比例系数D称为粒子的扩散系数，取决于粒子本身的性质和温度。典型热扩散温度为900-1200。D反应的就是粒子扩散速度的快慢。

将这个式子带入连续性方程

\[\frac{\partial C(x,t)}{\partial t}=-\frac{\partial J}{\partial x}\]

假设杂质扩散系数D与浓度C无关，就得到了Fick 第二定律

\[\frac{\partial C(z,t)}{\partial t}=D\frac{\partial^2 C(z,t)}{z^2}\]

其中z表示扩散深度。针对不同边界条件很容易算出方程的解，说白了就是一个抛物型热传导方程，可以直接解出浓度分布规律$C(z,t)$。

一般扩散的边界条件为：

恒定表面浓度扩散
- 表面浓度始终为$C_S$
- 无穷远处浓度为0（不加这条件解不出来）
- 初始时间掺杂浓度为0
解出来杂质掺杂浓度是服从余误差函数分布的，
\[C(z,t)=C_S erfc(\frac{z}{2\sqrt{Dt}})\]
其中$\sqrt{Dt}$被称为特征扩散长度。

此类扩散的主要特点为
1. 杂质表面浓度维持不变，由该类型杂质再扩散温度下的固溶度所决定
2. 扩散时间越长、扩散温度越高，扩散进入的杂质总量越多
3. 扩散时间越长、扩散温度越高，扩散深度越大
恒定杂质总量扩散

扩散开始时放入一定量的扩散源（类似于预淀积），并从此之后不再添加。这时我们说是恒定总量扩散。显然此时
- 扩散浓度的积分为定值
- 无穷远处浓度为0
- 初始时间浓度为0
此时扩散方程的解服从高斯分布（随扩散深度），扩散方程
\[C(z,t)=\frac{Q_T}{\sqrt{\pi Dt}}e^{-\frac{z^2}{4Dt}}\]
该扩散的特点是
1. 杂质总量不变，因此曲线围出来的面积相同
2. 扩散时间越长，温度越长，确实杂质扩散的越深，但是速度会随时间下降
3. 表面杂质浓度随时间降低

为了克服各种问题，人们引入了两步扩散，首先预扩散，在较低温度下，恒定表面浓度扩散薄层杂质原子，确定进入Si基片的杂质总量；然后是主扩散、再分布、推进扩散，在较高温的条件下，采用恒定杂质总量扩散到方法，让已经淀积在表面的杂质向深处扩散。

双极晶体管中基极区B原子扩散就采用两步扩散，因为B在Si的固溶度随温度变化较小（固溶度始终较大），在需求表面浓度较小的条件下，常采用第二步的扩散来调整。恒定扩散总量方法容易调整表面浓度。

恒定表面浓度扩散时

\[Q_T=\int_{0}^{\infty}C(z)dz=\int_{0}^{\infty}C_S erfc(\frac{z}{2\sqrt{Dt}})dz=C_S ·\frac{2\sqrt{D_1t_1}}{\sqrt{\pi}}\]

恒定扩散总量时

\[C(z,t)=\frac{Q_T}{\sqrt{\pi Dt}}e^{-\frac{z^2}{4Dt}}=C(z,t)=\frac{C_S ·\frac{2\sqrt{D_1t_1}}{\sqrt{\pi}}}{\sqrt{\pi D_2t_2}}e^{-\frac{z^2}{4D_2t_2}}\]

可以比较容易的确定表面浓度

\[C(0,t)=\frac{2C_S}{\pi}\sqrt{\frac{D_1t_1}{D_2t_2}}\]

还可以解方程求结深。

在扩散的时候，计算模型都采用了过于理想的结果，因此会与实际结果出现偏差。

二维扩散（横向扩散）
- 实际扩散中，不仅存在向深度方向的扩散，也存在向两边的横向扩散，其扩散距离往往是纵向扩散的75%-80%。横向扩散的存在，导致实际扩散的区域大于掩膜版的尺寸。这可能会影响到集成度。
在高掺杂浓度下，扩散系数会发生改变，是各种带电态空位的系数总和。
掺入杂质往往是电离态，因此在扩散中会产生自建场，会加速杂质扩散。
发射区扩散P杂质会导致发射区陷落效应。一般会采用As扩散或多晶硅发射极
杂质的分凝现象

常见杂质的扩散系数

B的扩散系数在扩散浓度$10^{20}$以上时会急剧下降，因为B的固溶度就在$10^{20}$左右，在固溶度以下的时候，B的扩散系数较为稳定（以$D^+$为主），当浓度要接近或超过固溶度时B的扩散系数将下降。
As扩散浓度超过$10^{20}$后也会出现明显下降。As常用与浅层扩散，主要是因为As的扩散系数较低；而且As在高浓度下电场效应较为明显，在分布时容易出现箱型分布，扩散浓度曲线分布十分陡峭，高浓度下下降过快导致不能做深层扩散。
P扩散系数较大，一般不易形成浅结。在大规模集成电路中一般用于阱区隔离区。

扩散分布分析

薄层电阻
- 四探针法
- 范德堡法
结深
- 磨角染色法，磨1到5度的斜角，用染色液进行染色，浓HF和硝酸混合可以进行染色，区分两种掺杂界面，$x=atg\theta=a\theta$
- 磨槽染色法，浅结测量，在半导体上刻一个槽，用酸蚀等方法制作一个规则的圆弧形界面，显微镜观察测量。
- 光干涉法。物理实验做过，$x=N\frac{\lambda}{2}$
扩散层杂质分布
- 电容法，单片突变结存在势垒电容（模电讲过），势垒电容对电压求导求解杂质密度。
- 扩展电阻法，探针测量，直接测电流聚集程度与局部载流子浓度的关系，绘制曲线即得
- 剥层法
- 扫描电容法

扩散不仅发生在Si中，还发生在二氧化硅中。但是扩散系数很小，因此二氧化硅常用与杂质扩散的掩蔽膜。杂质在二氧化硅中扩散的分布一般是余误差函数分布。

\[C(z,t)=C_S erfc(\frac{z}{2\sqrt{Dt}})\]

当在二氧化硅中扩散的最终浓度小于表面的1/1000，我们就认为这样的二氧化硅的厚度可以作为掩蔽层，此时我们将得到最低厚度为

\[t_{min}=4.6\sqrt{D_{SiO_2}t}\]

大规模集成电路的MOSEFT中采用硅栅自对准结构，二氧化硅掩蔽层厚度要保证沟道区不被掺杂，但是MOSEFT的栅氧化层厚度很低，沟道区杂质要求浓度也很低（其他部位掺杂浓度的0.0001以下），因此容易出现问题。

扩散系统分为固液气态源的方法，设备分为开管式、闭管式、箱法、固-固法等。

扩散技术主要缺点是存在横向扩散和不易对扩散掺杂总量、深度、浓度分布做精密控制，均匀性和重复性也很差，（但是工艺比较简单。

离子注入

离子注入是另一种对半导体的掺杂方法，将杂质电离成离子后聚焦为离子束，在电场中加速后注入硅（靶）中。离子注入法已经是当今最流行的掺杂方法，几乎已经完全取代了热扩散，相比热扩散，离子注入很容易对杂质掺杂量进行精密控制，而且重复性好，加工温度低。

在微电子工艺中，离子束应用很多。当离子束能量较小的时候，主要用于刻蚀镀膜（10KeV以下），稍大些的用于曝光（50KeV以下），更大的一般就用于注入掺杂了。

注入时有进行掩蔽后地毯式注入的，也有采用聚焦离子束的方式。

显然掩膜法（地毯式）的效率会高，控制简单，就是会对粒子造成一定的浪费。而且需要制作掩膜。掩膜法扩散只能采用二氧化硅膜，但是掩膜法离子注入可以采用光刻胶等其他膜。
聚焦法不需要掩膜，图形形成较为灵活，但是生产效率低，设备复杂，控制复杂，而且需要长寿命高稳定的离子源和亚微米级聚焦扫描的光学系统。

名词解释

离子源，用于离化杂质的容器，产生所需种类的离子并将其引出形成离子束。常用的杂质源气体有$BF_3$等，基本上都是卤化非金属元素。
- 从包含杂质的气相态中分离B或P或As原子。
- 常用杂质源为卤化非金属或氢化非金属杂质。BF3、PH3、AsH3等
- 掩膜法需要大面积的平行离子束源，一般采用等离子体型离子源。
  - 等离子体是部分电离的气体，电离成分不到万分之一，物理性质仍不发生明显改变，导电性明显增强。
  - 热电离、光电离、电场加速电离（主要，分为直流放电式、射频放电式等等）
- 聚焦法需要高亮度小束斑离子源，一般会采用液态金属源。
  - 纳米量级小束斑离子束，离子注入曝光刻蚀都可以实现。
  - 液态金属不能与钨针及容器发生反应
  - 液态金属要充分浸润钨针
  - 需要低熔点低蒸气压，防止在真空低温下蒸发
    - 满足以上条件的只有少数金属，Ga是其中常用的。
  - 这里老师讲了很久关于LMIS液态金属离子源的东西。我还是不太懂就是了= =、
  - 共晶合金的LMIS，利用合金熔点大大低于组成成分的原理，降低金属液态蒸气压。
  - 亮度在$10^6 \to 10^7$左右
  - 能散度：离子束能量分布的半高宽度。
  - 离子束半径5-500nm
质量分析仪，利用离子不同的荷质比偏转角度不同的性质将不同离子分离的机器
- 电离过程中可能产生许多种离子，我们将电离的离子取出后要送入离子分析器。对于一定的磁场强度，只有相同荷质比的离子才能发生正确的偏转，因此在磁场中可以进行离子的过滤。常用的分析机原理是E和B都利用的分析设备。其中E和B的方向相互垂直。在一定的EB条件下，某一些特定的荷质比的离子是不会被偏转的，利用这个关系，我们就能挑选出合适的粒子。调节时通常调节偏转电压（方便调整）。
- 光阑并不是只能通过一个粒子，而是存在一定容差宽度，当粒子中存在其他荷质比粒子时，就会有可能通过，因此要计算各种杂质的荷质比，并且以此为参考调整光阑半径，防止其他粒子通过。这些（不同荷质比粒子的偏转量）可以用来评价分析器的分辨能力。
- EB分析机中，所需离子不会改变方向，单数输出中常含有中性粒子；磁分析仪中只有所需离子会改变方向，中性粒子不会偏转。
加速器，高压静电场为离子束提供能量的设备
- 深结注入一般会是200KeV到若干MeV的加速能量，而浅结加速一般是120KeV到200KeV。
中性束偏移器，利用偏移电极和偏移角度分离中性原子
聚焦系统，用来将加速后的离子聚集成直径为数毫米的离子束，确保离子束准直。
- 离子束束斑一般很小，束斑通常为1平方厘米到3平方厘米
- 离子束扫描和硅片移动往往都存在
偏转扫描系统，实现离子束在一定面积内进行扫描的设备，使离子能够扫描整个晶片表面并注入半导体衬底。
工作室（靶室），放置样片，位置可调。

但是前面的离子可能因为带电问题导致后面的离子不易进入表面，例如正电荷过高会导致正电荷无法继续注入。此时会设计一个电子源对注入的硅片进行注入，中和正电荷。采用的设备为喷淋电子枪

平均投影过程

离子注入过程是入射离子与半导体靶的原子核与电子发生不断碰撞的过程。碰撞过程中能量会不断损失直至离子无法继续深入而停止。总路程称为射程，射程的平均值记为R，投影射程是位移的深度方向分量$x_p$，这个距离也存在平均值，记为$R_p$。
入射离子主要因为核阻挡和电子阻挡而停止，计算结果较为复杂，简单分析为
- 入射离子初始能量较小的时候，以核阻挡为主，散射角较大，离子运动方向会发生较大偏折，射程分布比较分散。
- 入射离子初始能量较大的时候，以电子阻挡为主，离子近似直线运动，直到能量损耗到较小的时候，阻挡过渡到电子阻挡，末端又出现了较大的分散。
- 两个能量损失的交点处为临界能量，高于这个临界值的能量被认为是高能量，否则为低能量
平均投影射程$R_p$和标准偏差$\Delta R_p$与注入能量$E$的关系一般是可以查表获得的，计算反而更少。

注入离子的浓度分布

非晶靶中注入离子分布一般是高斯分布，中心是平均投影射程，标准差前面给出。注意最大分布处在晶体的平均投影射程处，而不是在表面。
- 注入剂量越大，峰值浓度就越大
- 注入离子能量越大，均值与标准差就越大，即越深而且越散，但是相对的浓度峰值会下降。
- 在平均投影射程两侧，注入浓度对称下降，且越来越快。
- 令浓度为指定阈值可以计算结深。
- 这里可以出计算题desu

杂质的横向扩展比扩散小得多，也就是说对分布的控制更加精密。

沟道效应，晶体靶对入射离子的阻挡作用是各向异性的。与靶晶体的取向有关，沿着晶体的某些低指数通道观察时可以看见原子列包围成的直通道，好像管道一样（沟道）。离子沿着沟道方向入射时，受到的阻碍很小，射程会比非晶靶中大的多。此时分布会偏离高斯函数分布，使注入分布产生拖尾。为了防止这样的效应，往往采用倾斜硅片的方法，使硅片倾斜一个角度，让入射离子发生碰撞。也可以做掩蔽层（牺牲氧化层），在离子注入掺杂后还需要去除这个氧化层。也可以直接对硅做预非晶化处理。

注入会导致一些问题，相比之下扩散不会出现：

注入损伤，离子注入引起大量空位和间隙原子等点缺陷，以及空位与其他杂质结合形成复合缺陷，被称为注入损伤。与注入离子的能量、质量、剂量、温度等有关。该损伤会降低PN节的质量。许多损伤区合并在一起就会形成连续的非晶层。开始形成连续非晶层的注入剂量就是临界剂量。超过这个剂量，损伤也不会继续增加了。

注入离子质量越大、能量越大、温度越低（可能是温度会破坏原有键并产生新的键）、速度越快越容易出现连续非晶层，临界剂量越小。

关于分布，初始入射小能量时，核阻挡导致了较多损伤，分布较浅；初始入射能量较大时，会出现较少损伤，但是在深层会出现核阻挡导致的大损伤。这种损伤较为严重。入射离子质量较小的时候，入射离子会受到大角度散射，从而导致轨迹类似锯齿。损伤密度小但是范围大；入射离子是质量较大的离子的时候，入射离子散射较小，轨迹较直，损伤密度大范围小。
离子注入层的电特性。注入到半导体中的杂质大部分都滞留在间隙位置处，这样的杂质是不会释放载流子的，不会改变半导体的电特性，达不到掺杂的目的。经过适当温度的退火处理，可以使注入杂质原子进入替位位置释放载流子，这样才可以改变半导体的电特性。这个过程叫杂质原子的电激活。（还可以减少注入损伤）

退火技术，就是为了消除注入损伤，并实现电激活。原理是杂质源在在高温下在晶体中发生移动。分为热退火和快速热退火。实验发现退火后实际杂质分布会更深，因为注入时形成的缺陷增强了杂质的扩散（瞬时增强扩散）。因此可以现在较低温度下进行一次补充处理来消除缺陷。但是对于损伤的消除和电激活来说，退火法都不完全，而且经过退火的Si还有可能产生二次缺陷。其改变的杂质分布，抹消了离子注入的优势。

退火工艺的作用如图

高温炉退火，长达30min的800-1000摄氏度的退火，会导致杂质的再扩散
快速热退火，快速热处理，通常需要保护气，时间很短。

但是每次高温操作都一定会改变掺杂的曲线（分布），因此需要尽量减少高温操作。例如B的高温下瞬时增强扩散就比较严重。

优势
- 可控性强
- 可以获得任意掺杂浓度分布
- 注入温度低，一般不超过400摄氏度
- 结面平坦
- 工艺灵活，可以穿透表面膜注入到下面的衬底中，也可以采用多种材料做掩蔽。
- 均匀性好，可重复性高
- 横向扩散小
- 易于控制
- 扩大杂质选择范围
- 纯度高
缺陷
- 出现大量晶格缺陷，需要退火处理，但是退火会影响分布
- 难以获得深结
- 离子注入的生产效率比扩散低
- 注入设备较为复杂昂贵

2. 光刻

光刻是利用类似冲印照片的原理，通过曝光和选择性化学腐蚀等工序将掩膜版上的集成电路图形印制到Si片上的精密表面加工技术。是通过光学方法进行图形复制的过程，是一种2D图形转移。

光刻的目的是在二氧化硅、氮化硅、多晶硅和金属薄膜等表面的光刻胶上形成与掩膜版完全对应的几何图形，这样光刻胶就可以作为刻蚀薄膜（或掺杂）时的掩蔽膜。简单过程为

通过旋转涂覆法在硅片表面上涂一层光刻胶
利用光通过掩膜版对光刻胶进行选择性曝光
通过对光刻胶显影从而将掩膜版上的图形转移到硅片上

光刻的三个要素是掩膜版、光刻胶和光刻机。从目前的技术水平来看，国人的光刻机还是很差的。

光刻胶是高分子聚合物，增感剂，溶剂以及其他添加剂的混合物，在一定波长的光照下会发生结构改变（光刻的基本原理）。光刻胶分为正胶与负胶，正胶经过光照的高分子材料会发生裂解，从而在显影液中溶解，而未经照射的部分就会凝固；负胶在光照下交联，在显影液中不溶解，反而是未照射部分发生溶解。正胶与负胶得到的掩膜版是恰好相反（互补）的。

正胶分辨率高，粘附性差，成本高；

负胶感光速度快，黏附性好，抗蚀能力强，成本低，但分辨率低。

光刻步骤

涂光刻胶

先洗干净再涂胶，宰猪之前还得洗澡（

洗干净以后有利于光刻胶粘附，但是要烘干，有水不就影响了涂胶么（），何况化学清洗的时候会留下其他残留物。

为了粘附更好还要加增粘剂，因为光刻胶本身疏水不易与氧化材料粘附。六甲基二硅亚胺HMDS是典型的增粘剂，可以与光刻胶与硅表面都良好接触。

涂胶（甩胶）的厚度与均匀都是有讲究的，但是追求分辨率的时候是不能太厚的。

涂上了胶还得烘干一下，用过胶水的人肯定知道胶水是有溶剂的，等溶剂干掉之后才会完成黏贴过程。这里的烘干就是蒸发溶剂，这个操作是前烘，90-100度10-30分钟。

表面清洗和脱水烘烤
- 清洁、干燥硅片表面能与光刻胶保持良好的粘附，并有利于获得平坦均匀的光刻胶图层
- 清洗方法：刷片/化学清洗
- 烘烤方法：150-200摄氏度真空或干燥氮气
增粘处理
- 绝大多数光刻胶的高分子聚合材料的疏水的，氧化物表面的羟基是亲水的，两者并不能很好的粘附
- 增粘剂有HMDS，亲水的带有羟基的硅烷醇、疏水的硅氧烷结构又可以与硅片结合，有一个与光刻胶结合。一般采用蒸汽涂布和旋转涂布。
涂胶处理
- 胶的厚度的均匀性是光刻技术中的关键参数。胶越厚，分辨率就越低。胶的厚度与转速还有一定关系。
前烘
- 作用：除去胶中的大部分溶剂，提高粘附性，提高胶的曝光稳定性
- 90-100摄氏度，10-30分钟

目前涂胶（甩胶）采用静态光刻胶分配技术、动态固定臂分配技术和动态移动臂分配技术等。

静态光刻胶分配，即在中间位置加光刻胶，然后进行旋转甩胶至铺平。
动态固定臂分配，在整个甩胶过程中始终添加光刻胶，保证均匀性。
动态移动臂分配，在旋转的时候加胶的臂也会联动。进一步保障均匀性。

卷边去除EBR是指在晶圆外侧边缘堆积的光刻胶，类似煎饼（理解一下）。可能会引起曝光时的聚焦问题，以及光刻胶污染（卷边脱落）。

一般采取光学ebr（边缘直接曝光（正胶），使其裂解，显影时去除）或化学ebr（溶剂溶解）

甩胶工艺中可能出现的问题是

针孔，原因是污染，导致出现的光刻胶上出现针孔
云状膜，湿度过高
涂胶不平，注胶孔不准，光刻胶不均匀充分
太厚或太薄，旋转速度不合适，光刻胶老化（性质改变）或湿度（环境）发生改变
“彗星”，滴胶时带进了气泡或者微粒粒子。

位于晶圆边缘的粒子运动速度可能达到70mph。

如果光刻胶与晶圆粘附性较差，就容易在蚀刻时脱落，导致实际尺寸变大。一般的，涂光刻胶前晶片没有完全干，涂胶不完全，烘焙不充分可能导致。

印制偏差也是存在的，例如光刻时曝光过度，响应过度（或二者不足），都有可能导致印制出现偏差。光刻胶膨胀也是一个因素。

对准与曝光

对准，与前面的工艺形成的图形进行套准，如果不对准就会出现多层曝光刻蚀时出现对不齐的问题，进而会导致整个硅片报废。
曝光，尽可能短（防止其他位置出现曝光问题）的时间使光刻胶充分感光，在显影后获得尽可能高的留膜率，近似垂直的光刻胶侧壁和可控的线宽。

显影（形成临时图案）

就是利用溶剂去除曝光部分（正胶）或未曝光部分（负胶）的光刻胶，在硅片上形成所需的光刻胶图形。
- 正胶采用碱金属水溶液溶解
- 负胶采用有机溶剂溶解
影响因素是显影液浓度温度，光刻胶前烘条件和曝光量。
1. 曝光后烘焙
- 减小驻波效应
1. 湿化学显影溶解曝光区的光刻胶
1. 去离子水漂洗结束显影
1. 显影检查 校验对准的情况和各种缺陷
- 这里可以要求返工除去光刻胶后晶片无损，因为此时还没有进行光刻，只是曝光除去了部分光刻胶。
1. 后烘，去除显影后的残留溶剂，使胶膜坚固，提高粘附力和抗蚀能力，一般在100-140摄氏度下10-30分钟。

显影后光刻胶就会表现出正纹路或负纹路。

套准问题一般是x轴未套准、y轴未套准，步进速度距离不合适，图形在掩膜上发生旋转等。一般会采用两个或以上的套准点。

显影时也会出现一定问题，例如显影过度，显影不充分，其原因如下

显影过度，光刻胶太薄（或不均匀），显影时间太长，光刻胶质量太差
显影不足，光刻胶太厚（或不均匀），显影时间太短，显影剂质量太差

当穿过光刻胶的光从硅片表面反射照射到其他位置的时候，其他位置的光刻胶就有可能因为曝光而消耗。硅片表面倾斜的台阶面就会造成这一点。

对于光刻误差问题，一般解决方法为

改变淀积参数，以控制薄膜反射率
表面平坦化
光刻胶下加抗反射膜
- 涂胶前加并烘烤，显影刻蚀去胶后去除
- *不能与光刻胶反应

形成永久图案

蚀刻（后面单独讲解）光刻胶下层的氧化物，一般采用湿化学法或等离子（干法）来去除底层没有光刻胶覆盖的薄膜。
离子注入是在没有覆盖光刻胶的区域掺杂杂质。此时可以采用离子注入的手段进行掺杂。光刻胶充当掩膜版。

去除光刻胶

去除光刻胶。对于多晶硅、硅氧化物、氮化物的非金属材料，一般采用浓硫酸和过氧化氢（3:1），过氧化氢用于氧化去除浓硫酸氧化过程中还原的C。
酸蚀对较为活泼的金属腐蚀性太强，因此对于金属衬底，需要专门的有机溶剂去胶。通常这类去胶剂中会加入三氯乙烯作为涨泡剂，因此去胶后需要三氯乙烯和甲醇进行清洗。去胶液和三氯乙烯均为有毒制品，因此处理起来较为困难。
干法去胶操作简单安全，且过程中不会产生较多污染。可以复用其他干法装置设备，且不会损伤下层衬底。
此时要顺便检查是否对准，是否存在缺陷。如果有的话，该晶片只能废弃。因为已经做了刻蚀永久显影。
去胶时也分正胶负胶。
- 氧化层上的正胶采用硫酸双氧水3:1，金属上正胶采用丙酮
- 氧化层上的负胶同理，金属上的负胶采用氯化物溶液。
- 变性的光刻胶采用氧的等离子体

ADSP

光刻一般是三种类型

投影式，直接将图形通过掩膜版投影到光刻胶上进行曝光。
- 接触式曝光
  - 此时分辨率在1-2微米，简单成本低，一次可以曝光一整片硅片，速度很快，而且由于是接触式，因此是没有衍射误差的
  - 但是掩膜版因为接触光刻胶，容易发生污染和磨损，且需要很大的掩膜版（和硅片一样大甚至更大），特征尺寸大（一次打样一大片你说大不大），而且聚焦深度小
  - 最小理论线宽$2b_m=3\sqrt{\lambda\frac{z}{2}}$
- 接近式曝光
  - 分辨力在5微米，就是让掩膜版不直接接触硅片，这样就不会有掩膜版的磨损和污染，仍然简单快速成本低，掩膜版用过还可以接着用（）
  - 但是衍射误差大很多。聚焦深度也很小。仍然需要很大的掩膜版。
  - 最小线宽$2b_m=3\sqrt{\lambda(s+\frac{z}{2})}$
投射式曝光
- 分辨率在0.5微米以下，没有掩膜版的磨损和污染，但是需要一个比实际尺寸大五到十倍的掩膜版。只不过对掩膜版的精度要求比较低，自身精度就很高了。
- 一次甚至只能曝光一个管芯，速度很慢，而且设备极为昂贵。
- 最小线宽$2b_m=k_1\frac{\lambda}{NA}$

常见的光刻机，ASML，佳能，尼康都有产。提高分辨率的方法，一个是降低波长，对于以上方法都有用；另一个是数值孔径NA要增大。

数值孔径NA（Numerical Aperture），该数值越大分辨率越高。数值孔径是一个计算参量，与许多参数有关。老师说考的话我就补上。一般来说，增大透镜的直径可以提高数值孔径。

对光源系统也有一定要求，例如要有适当的波长，波长越短可曝光的特征尺寸就越小。另外要有足够的能量，降低曝光时间。曝光能量要尽量均匀分布在曝光区，散射衍射误差会影响这一点。常用的紫外光光源是高压弧光灯（高压汞灯），采用其滤光后的几条谱线上的光（纯净光源）。波长越短的光衍射误差就越小，常采用深紫外光（准分子激光KrF，ArF）。要注意此时的掩膜材料对当前波长光的吸收，例如掩膜版可能会吸收紫外光，从而造成掩膜版（甚至透镜）发热。

1985年前，几乎所有光刻机都是g线（436nm），此后采用了i线（365nm），1990年开始使用DUV光刻机，相应的最小线宽从1微米降低到了0.5微米。1998年为止，g:i:DUV光刻机的销量大约为1:4:2。后来还出现了准分子激光和激光脉冲等离子体，此时叫EUV超紫外光。此外采用电子束、X光、粒子束的也很多。

前面说了很多的掩膜版这里简单介绍一下

掩膜版

是一种用来转移图形的母版，一般是碱石灰玻璃+Cr，或者是石英+Cr（很贵），后者对于紫外光刻十分必要，但是价格昂贵。掩膜版分为亮场（大部分透明，图形区不透明）和暗场（大部分不透明，图形区透明）。

MEMS光刻

这是一种特殊的光刻，依赖于深槽光刻、厚胶光刻和双面光刻。一般集成电路的表面起伏是1-2微米，但是MEMS制造中表面含有微结构和深槽，约10-100微米。

在旋转涂胶（甩胶）过程中可能会有聚积，因此采用喷涂或电镀的工艺。由于表面起伏不平幅度过大，因此会产生鬼影现象（前面说过就是入射光反射引起的），大的间距增大了特征尺寸。解决方法就是在设计时采用部分补偿，少设计一定的线宽，在后期反射中可能会自己加上。
厚胶光刻。MEMS中光刻胶的厚度在1微米到1毫米，已经到了肉眼可见的程度。这时衍射和散射就会过于明显，即使是直接贴近也会出现明显的分辨率下降。一般会采用聚焦深度递进方法，缓慢改变聚焦深度来降低失真。
双面光刻这就触及了我的知识盲区了。在晶片两侧做对准标记，利用红外成像透视背侧，存储正面标记图像并对齐到背面。

3. 薄膜沉积

薄膜沉积主要是物理方法和化学方法

物理方法（物理气相淀积 Physical Vapor Deposition，PVD）

是利用外界能量把被淀积的靶材料从固体变成气态，再变成固态沉积在沉底的过程。PVD过程只有物质的相态改变而没有化学反应过程。PVD可以淀积多种金属和非金属，成本低，稳定性好，但是薄膜质量和台阶覆盖都比较差。

金属气体沉积在表面，一定会因为表面状态的原因出现一定的均匀性问题，而且采用物理方法进行淀积可能导致出现方向性。
- 蒸镀（Evaporation）
  - 局部加热靶材料，使其熔化，产生的蒸气沉积在目标基底上的过程
    - 热蒸镀（热蒸发镀膜），就是利用加热让材料气化而镀膜
    - 电子束蒸镀，电子束蒸镀利用电磁场的配合可以精准地实现利用高能电子轰击坩埚内靶材，使之融化进而沉积在基片上。电子束蒸镀可以镀出高纯度高精度的薄膜。
  - 适合的蒸镀材料是金属Al、Ti、Au、Pt、Cr等，以及二氧化硅、硅等材料。
  - 挥发性的度量为蒸气压。
  - 最大速度达到0.05-1微米/分钟，取决于材料的蒸气压$V_p=\frac{P}{\sqrt{2\pi mkT}}$
  - 台阶覆盖性衡量覆盖质量。蒸镀有较强的方向性，大部分被镀的材料粒子沿着一定方向淀积到衬底上，覆盖均匀性就比较差，一般需要旋转硅片来保证各个位置的覆盖率。但是这样的操作适应于剥离工艺。由于覆盖的不均匀性，光刻胶上淀积过程就会出现如图情况，在去胶的时候可以直接将不需要的镀膜剥离。（如图的曝光结果是因为事先泡了氯苯等溶剂。）
- 溅射（Sputtering）
  
  靶材料在真空室中构成产生等离子体的一个电极，另一个电极上放置硅片，等离子体中的离子被电场加速后以很高的能量撞击靶材料的表面，将靶材料原子撞击并从电极脱离，沉积在衬底表面。未加速的等离子体弥散在整个设备腔体中，经过加速后的等离子体撞击的是靶材料。在重力等因素下，靶材料上的原子脱落并沉积在下层的硅中。原子离开靶材料所需要的能量是离子的动能提供的，因此溅射不需要很高的温度。一般来讲工作气压是1-10M Torr，适应材料是金属，陶瓷或其他介电材料。这个方式的方向性可想而知。
PVD的蒸镀溅射都很有方向性，因此可能在工艺中产生一些不足。但是它可以大批量生产，均匀性较好（满足工业需求），使用材料范围较广。台阶覆盖性前面说过，物理方法都比较一般，但是薄膜的性状还是可以控制的。设备可能较为复杂。

为了改善台阶覆盖性问题，物理沉积过程可以旋转或倾斜衬底材料，略微提高温度以增强表面的移动与扩散效应，并增加靶材料（和电极？）的面积。
化学方法（化学气相淀积，Chemical Vapor Deposition，CVD）

CVD是高温化学反应过程，反应气体与硅片在高温下产生化学反应后，将固体产物沉积在衬底表面。

CVD适应很多材料（多晶硅，二氧化硅，氮化硅，铜，钨，钛等），此外在台阶覆盖性上比物理方法有所改善。薄膜性质变化比较大，与化学反应有关，也与衬底温度、气体流量与纯度、反应室形状、温度和流量的均匀程度等有关。一般分类为常压CVD、低压CVD和等离子增强CVD，这里只讲述部分。

在CVD过程中，温度较低时的速度主要限制因素为表面化学反应，温度较高的时候，主要限制因素是气体传输。另外均匀性受到气流、质量消耗以及温度梯度的影响。在一个反应炉中，气流送入反应原料，气流的导向就会影响反应的发生位置的均匀程度；另外，先进入的气流率先与前面的硅片反应，到后面的硅片后，气体中的材料会减少，沉积量也会降低；当反应炉中出现温度梯度时，不同温度区的反应程度可能并不完全相同。
- LPCVD 多晶硅（这里就是纯硅，是单质硅的一种形态。熔融的单质硅在过冷条件下凝固时，硅原子以金刚石晶格形态排列成许多晶核，如这些晶核长成晶面取向不同的晶粒，则这些晶粒结合起来，就结晶成多晶硅。）
  - 用于IC中的电阻、互连层、MEMS器件结构层
  - 一般采用热解硅烷或硅粉氯化还原。反应为
    \[SiH_4\to Si+2H_2\] \[SiH_2Cl_2 +H_2\to Si+HCl\]
  - 反应温度一般控制在550到700摄氏度，该过程是采用低压控制的，一般在100 mTorr左右
  - 淀积速率为10纳米/分钟（630摄氏度），温度提高到700摄氏度后能达到70纳米/分钟。高温影响较为明显。
  - 深宽比在10以下，有较大的应力（500MPa）和应力梯度，掺杂时N型选用$PH_3$提供P，P型掺杂时P型选用$B_2H_6$提供B
  - 选用磷硅玻璃PSG作为扩散源进行扩散，900-1000摄氏度，淀积速率5-150纳米/分钟。
- LPCVD 二氧化硅
  - 反应是热氧化硅烷或其他烷，磷烷，乙硼烷，四乙基氧硅烷
    \[SiH_4+O_2 \to SiO_2 + 2H_2\]
  - 一般在400-750摄氏度下，100 mTorr
  - 沉积速率5-150纳米/分钟
  - 共形性一般，采用退火工艺600-1000摄氏度提高致密性，1000摄氏度提高共形性。
  - 对应力有影响
  - 压应力约为100-300MPa
  - 工艺过程有一些类似快速热退火和干氧过程。
- LPCVD氮化硅
  - 刻蚀掩蔽层，钝化层，结构层镀膜（这个膜看起来比较结实）
  - 反应过程为二氯硅烷与氨气反应
    \[3SiCl_2H_2+4NH_3 \to Si_3N_4+6HCl+12H_2\]
  - 700-900摄氏度，100 mTorr
  - 共形性尚可，最大1000MPa拉应力（$Si_3N_4$目前几种里面最大的）；当硅含量较多时，拉应力会下降（甚至在100MPa以下）
- PECVD（等离子增强CVD）二氧化硅（又称磷硅玻璃、低温二氧化硅）
  - 反应过程如下
    \[SiH_4+4N_2O\to SiO_2+4N_2+2H_2O\]
    硅烷氧化200-400摄氏度
    \[SiH_4+O_2\to SiO_2+2H_2\]
    硅烷氧化350-500摄氏度
    \[4PH_3+5O_2\to2P_2O_5+6H_2\]
  - PSG 高温退火增加流动性
  - PSG 较好的共形和均匀性
  - 可以用于MEMS的牺牲层
  - 离子提供能量，温度更低，应力100-300MPa
  - 可以通过偏置电压控制镀膜性质（应力等）
  - 质量比LPCVD差
- PECVD氮化硅
  \[3SiH_4+4NH_3\to Si_3N4+12H_2\] \[3SiCl_2H_2+4NH_3\to Si_3N_4 +6HCl+6H_2\] \[SiH_4+NH_3\to SiHN+3H_2\]
  - 应力范围较大，依赖于温度、气体、气体比例、RF频率等
  - 控制参数可得到接近0的应力（RF源频率）
- PECVD多晶硅
  \[SiH_4 \to Si+2H_2\]
  - 无定型

ADSP

总体上，LPCVD要经历高温过程，因此金属化后不能使用；质量要优于PECVD，共形性和应力都较为优秀。PECVD在低温下进行，在金属化后可以使用，但是质量较差，针孔较多，应力较小，共形较差，不过控制简单。

4. 氧化

热氧化的目的是在Si衬底上生长一层$SiO_2$薄膜。二氧化硅用途很多

二氧化硅是一层不导电的氧化膜。在需要其绝缘性的地方就做场氧化膜。主要用于器件的电隔离，在需要其介电性的地方就做栅电介质。除此之外由于性质稳定可以做保护层或阻挡层，必要时可以牺牲一部分来除去杂质。

保护硅表面或作为硅表面的缓冲层（垫氧化层）
去除Si表面污垢，作为牺牲氧化层
掺杂阻挡层，掩膜二氧化硅
器件电隔离，场氧化层
栅电介质（栅氧化层，隧道氧化层）

二氧化硅有掩蔽作用。杂质在二氧化硅中有两种存在形式

一种是替位式杂质，主要集中在第三五主族，在二氧化硅中替代硅原子，但是扩散系数很小。第三主族形成负电中心，使非桥联氧转变为桥联氧，增强二氧化硅网络强度；第五主族元素形成正电中心，桥联氧转化为非桥联氧，减弱二氧化硅强度。
另一种是填隙式，这种方式主要是金属，扩散系数相比之下较大，会增加网络中非桥联氧，降低网络强度与熔点。另外这种杂质可以运动，从而会对器件的稳定性产生影响。

制备方法

热氧化法

900-1200摄氏度下，利用硅与氧化物之间的氧化反应。可以是氧气（干氧氧化），可以是水蒸气（水汽氧化），也可以是氧气和水蒸气的混合物（湿氧氧化）。

热氧化优点
- 更加密集和坚固，纯净，厚度十分精确均匀
- 消耗表面的硅达到除杂的效果。
热氧化缺点
- 但是需要暴露硅表面，生长速度不够快，而且需要高温，此时材料上不能有金属和光刻胶。

干氧氧化

氧化剂是分子氧（氧气），速度很慢容易精确控制，致密而纯净，常用与栅氧化层或其他薄层氧化层的生长。

湿氧氧化

水蒸气氧化，水蒸汽和氧气混合进行氧化，速度很快，生长很厚，但是不够致密。常用与场氧化层，掩膜氧化层（保护）。

迪尔—格罗夫氧化模型

使用条件是氧化层厚度超过300A（厚度较低时此模型精确度很差）。

热氧化的过程为

氧化剂扩散穿过滞留层到达二氧化硅表面流密度$J_1$
氧化剂扩散穿过二氧化硅-硅界面，流密度为$J_2$
氧化剂在硅表面与硅反应生成二氧化硅，流密度$J_3$

流密度：单位时间穿过单位面积的氧分子数

$C_g$：远处的氧浓度

$C_s$：硅片表面气体中的氧浓度

$C_s^{'}$：硅表面氧化层中氧浓度

$C_i$：硅-二氧化硅界面处的氧浓度。

氧化剂从主气流中穿过滞留层扩散到二氧化硅表面时

\[J_1=\frac{D_g(C_g-C_s)}{t_{s1}}\]

氧化剂从二氧化硅表面扩散到二氧化硅-硅界面上

\[J_2=D_{SiO_2}\frac{C_o-C_i}{t_{ox}}\]

氧化剂到达界面后同硅发生化学反应

\[J_3=k_sC_i\]

k是反应常数

硅片表面的氧浓度与硅氧化层中氧浓度可以通过Henry定律得到，固体中某种物质的浓度正比于其周围气体中该种物质的分压。

二氧化硅中氧化剂浓度为$C_o=HP_S=HkTC_s$，H是亨利常数。

平衡时三个流密度相等，可以计算

\[C_i=\frac{HP_S}{1+\frac{k_s}{h}+\frac{k_st_{ox}}{D_{SiO_2}}}\]

经我的真实测试，这个公式是可以推出来的，其中$h=\frac{h_g}{HkT}$

一般会忽略掉分母第二项，所以在热氧化中，气流影响极其微弱，可以认为二氧化硅-硅界面处的氧化剂流密度为

\[C_i=\frac{k_sHP_g}{1+\frac{k_st_{ox}}{D_{SiO_2}}}\]

上述结果实际上二氧化硅和硅界面上的氧化剂浓度。如果全部进行氧化反应，则氧化膜生长速率是氧化剂的流密度$J_3$除以单位体积二氧化硅所含的氧化剂分子数

\[R=\frac{J_3}{N_1}=\frac{\partial t_{ox}}{\partial t}\]

当暴露在氧气环境下进行氧化反应时，我们认为氧化剂为$O_2$，此时扩散浓度可以认为是$N_1=2.2e22$，氧化剂为水时$N_1=4.4e22$

由于硅表面本身就会有一层薄氧化膜，所以可以将初始条件定为

\[t_{ox}(0)=t_0\]

原方程化为

\[t_{ox}^2+At_{ox}=B(t+\tau)\]

其中的$A,B,\tau$都是常数。各种工艺下，AB都是已知参数，可以查表。

这个方程就可以按照普通的二次方程的解法进行，解的形式不在此赘述。

当氧化层比较厚的时候氧化速率将随着氧化层厚度增加而减缓。因此如果在氧化开始的时候已经存在初始氧化膜，氧化完成后的氧化层并不是生产厚度与原厚度的和。我们一般先用初始厚度确定一个时间偏置$\tau$，用这个来辅助计算有效氧化时间。类似于氧化过程在$-\tau$开始。

线性和抛物线速率参数。在氧化初期，氧化物极薄的时候，可以忽略掉二次项系数，此时认为生长是线性的，$t_{ox}=\frac{B}{A}(t+\tau)$。这里的B/A被称为线性系数。但是实际解方程的时候还是要好好解。

当初始时的氧化层较厚的时候，可以认为主要速度是由B影响的。此时忽略线性系数，得到结果为$$\sqrt{B(t+\tau)}$。我们说非线性系数是B。

实验发现氧化膜在小于30纳米的初始阶段，氧化速率比预测结果快4倍左右，可以通过修改$\tau$来校正模型精度，但是会导致在前30nm阶段预测结果比实际厚。一般来说有以下三种解释

氧化剂扩散穿过二氧化硅时速度较快，因为氧化层比较薄
氧化剂在二氧化硅中溶解度增大了，氧化层变厚之后更多的氧气倾向于溶解在二氧化硅中
氧化反应在二氧化硅的一定厚度内发生

氧化膜的生长机制实际是氧与硅的接触，结合并消耗Si，每1000A中有460A厚度的硅，每生成1000A的氧化层，就需要消耗460A的硅。生长阶段分为三个

初始氧化层，20A左右，几乎是接触到空气就会产生，对于工艺来讲是一个很麻烦的事情。
20A到1000A是线性增长区，生长速度较快，氧化层厚度与时间是线性关系，但是当结果高于1000时就不适用了。
第三阶段是非线性增长区，生长关系厚度为时间开根号的线性关系。

影响氧化的因素

氧化剂

不同氧化剂有不同的氧化速率系数，一般速率为水汽大于湿氧大于干氧，当然速度快的质量较差。一般采用干-湿-干的顺序来进行氧化。（MOSEFT对氧化膜要求质量高，而且厚度较薄，采用干氧）

氧分压

氧化速率总是与氧分压成正比。抛物线生长阶段氧化速率随着氧化物变厚而减慢。此时需要很长时间与持续温度获得更厚的氧化膜。为提高速度可以采用高压水汽，提高温度，但是效果较差。当然需要极薄的氧化膜（MOSEFT栅极氧化）时可以采用分压热氧化。

可以说氧化膜越厚，生长速率越快，效果就越差。

氧化温度

这个影响就比较大了，温度上升时，氧化膜生长速率快速增加，两个系数都增大。

表面晶向

线性速率与表面晶向有关，非线性速率系数无关。

杂质影响

氧化层中高浓度的钠离子增大线性与非线性系数；氧化剂中如果含氯，则效果相同，还能改善硅-二氧化硅界面性质；

重掺杂硅比轻掺杂硅氧化速度快。硅中硼浓度增大时B较为明显增大，而P浓度增大时B/A明显增大。

材料

硅片上生长氧化层的能力比锗强。

氧化膜性质

硅氧化膜有一些特殊的性质，这些性质在应用时效果较好，例如无定形态、高熔点、高密度、与硅热兼容性好，绝缘性好等。

二氧化硅氧化膜的化学稳定性好，只能被HF腐蚀。
二氧化硅中扩散系数偏小，因此在一定的厚度下可以达成掩蔽的效果。一般会要求计算最小厚度，即一定扩散时间扩散温度下保证掺杂量是要求的1/1000。
二氧化硅-硅界面有一些特性。例如离子可以移动，掺氯氧化；过剩$Si^+$有利于固定氧化物电荷等；可以用于去污。
二氧化硅的膜结构也分为结晶型与无定型两种。
- 结晶型是二氧化硅四面体在空间规则排列而成，例如水晶。
- 无规则的就是普通透明玻璃体，是非晶体。密度往往低于前者。没有固定熔点，只存在某一软化温度范围。
- 注意，想要Si自由运动需要打破四个键，氧只需要打破两个键，因此二氧化硅中O空位多于Si空位。

掺杂杂质对氧化影响

热氧化中硅衬底中的杂质分布也会发生变化，这个称为衬底杂质的再分布。再分布原因主要是杂质在两种介质中的平衡浓度不同、扩散速度不同以及氧化速度与氧化层厚度不同。Si中的杂质平衡浓度高时，氧化层排除杂质，界面上Si中杂质含量高；二氧化硅中杂质平衡浓度高时，氧化物提取杂质，界面上二氧化硅中浓度更大。

其他

热氧化系统主要是卧式氧化炉，400-1200摄氏度可调。并在足够长的区域内达到小于0.5摄氏度的均匀性。
根据电路要求确定氧化工艺
- 需要高质量氧化层时采用干氧或分压氧化这样的慢速高质方法；
- 需要厚层时采用干氧-湿氧-干氧方法或高压水汽氧化；
- 低界面态氧化一般需要掺氯氧化、湿氧氧化或氯气氛退火，分压氧化（低界面态氧化是啥）。
快速热处理，一次一个硅片，100摄氏度每秒的升温速度，薄氧化层精确生长，加热均匀。
氧化膜质量检测
- 厚度测量方法：干涉法、椭圆偏振光、击穿电压、电容法、比色法。
- 缺陷检测：包括氧化膜针孔、氧化诱生层错检测。
- 氧化膜介电系数测量，$\epsilon_{ox}=\frac{t_{ox}C_{ox}}{A}$
- 氧化膜击穿特性测量
- 氧化膜应力测量：圆盘弯曲法、基片弯曲法、X射线法、电子衍射技术。
常见热生长氧化膜厚度范围
- MOS栅氧化层 20-500A（要求尽可能洁净且结构完美、接触面完美）
- EPROM 沟道氧化层 60-100A
- 牺牲氧化层 100-400A
- 垫氧化层 200-500A
- 掩膜氧化层 2000-5000A
- 场氧化层 3000A-10000A
- STI隔离氧化层 150A
MOSEFT的栅氧化层厚度一直在不断减薄，但是进一步减薄受限：
- 过薄时栅极与沟道之间的电子隧穿电流增大，栅电流增大，输入电阻下降。
- 过薄的栅氧化层难以掩蔽杂质向沟道的扩散

因此人们采用高介电常数的其他材料代替二氧化硅，可以提高上述性能，一般采用$SiO_xN_y$这类材料替代。

5. 刻蚀

刻蚀基本流程为，通过掩膜版在光刻胶上选择性曝光——显影（临时成像）——刻蚀表面（永久成像）——去胶。

刻蚀的定义是，通过物理化学方法，将下层材料中没有被上层掩蔽膜材料掩蔽的部分去除，从而在下层材料商获得与掩蔽膜图形完全对应的图形。一般流程为

先把图案刻出来，然后去掉掩膜，最后清洗一下。

图案蚀刻，从硅基板被选择的区域除去不被光刻胶保护的物质
无图案蚀刻，完整的除去已经用过而不再需要的层。牺牲氧化层、除去晶体管有源区氮化物。
圆片清洗，除去工艺中的污染物和残留物。

重要参数有

蚀刻速率，一般以厚度/时间计，单位为A/s或微米/s。
- 提高酸浓度，提高温度或搅动以保持物质流动可以提高蚀刻的速率。
- 高深宽比（深槽光刻）硅槽刻蚀速率较低。
选择比：被刻蚀材料的速率与另一种材料的刻蚀速率比。掺杂气体可以改变
- 选择率：被刻蚀材料刻蚀速率（二氧化硅）/掩蔽层材料的刻蚀速率（光刻胶），代表相同刻蚀条件下一种材料比另一种刻蚀速率快多少。
- 每种薄膜都会被一定程度蚀刻，但是蚀刻速度不同。
- 我们通常会要求高选择比（100以上）的掩膜，以保证硅材料的安全。
均匀性：整个材料上刻蚀的速率变化幅度，是衡量刻蚀工艺在整个硅片和整个一批或批与批之间刻蚀能力的参数。
刻蚀剖面：被刻蚀图形的侧壁形状。
- 各向同性刻蚀剖面：刻蚀在所有方向上速率相同
- 各向异性刻蚀剖面：刻蚀在各方向上速率不同
刻蚀偏差：光刻胶去掉后被刻蚀材料的线宽 - 光刻胶规定的宽度
- 由于刻蚀过程中可能会有横向刻蚀，另外出现光刻胶偏移或者其他过刻蚀都是有可能发生偏差的。
- 一般来讲容易出现的刻蚀偏差有鬼影、横向刻蚀或者光刻胶发生偏移。一般实际线宽会更大。
深宽比：刻蚀的复杂性就取决于深宽比。
- 随着深宽比的增大，蚀刻难度增加。

一些常见对刻蚀的正常要求为

适当的刻蚀速率：每分钟几十到几百纳米
刻蚀均匀性好（片内、片间、批次间），一般要求$\pm 5\%$
- 负载效应，大量硅片同时刻蚀时刻蚀速度会减小
选择比大。
钻蚀小
对硅片无损伤
安全环保

钻蚀如图

ADSP

如果用$R_L$表示横向，$R_V$表示纵向，那么$A=1-\frac{R_L}{R_V}$可以描述钻蚀，其中以A=1为好。

钻蚀会导致实际刻蚀的结果远大于规定的线宽。各向同性腐蚀容易出现这个情况。

刻蚀分类很多，

湿法，纯化学过程，应用范围广（几乎可以用在任何材料上），选择比大，操作简单成本低（一个反应槽就够了），容易大量加工。但是各向同性腐蚀，易出现钻蚀，而且由于液体的张力，不易形成极细的线条。而且化学变化中温度的改变容易影响反应本身。另外化学反应过程中放气也容易导致腐蚀不均匀。磷酸硝酸氢氟酸草酸氟化铵是常用的湿法刻蚀工具。
- 化学刻蚀
- 电解刻蚀
- tips：化学方法基本上都是各向同性的，老子腐蚀你们根本不管你们的晶向。
干法，对温度并不那么敏感，工艺重复性好，但是受到各向异性影响；等离子体中的
- 干法刻蚀常用气体：
  - Ar，用于物理刻蚀（溅射）
  - 氧气，化学刻蚀（去胶）
  - Cl基，Al或其他金属刻蚀，速度较快
  - F基，二氧化硅，氮化硅，磷硅，单晶硅等；采用$NF_3$时也可以用于钨。
- 离子铣刻蚀（物理），气压最低。
  - 你看这描述，像不像是用等离子体当铣刀？刻蚀（物理）预定。
- 等离子体刻蚀（化学），颗粒比腐蚀液少，产生化学废物也少。气压最高
  - 在低温等离子中，除了含有电子和离子，还有大量激发态游离基和化学性质活泼的中性原子团。利用游离基和中性原子团与被刻蚀材料的化学反应，达到刻蚀目的，用Si-卤素键替代Si-Si键。硅的卤化物是挥发性的，所以容易清理，从而达成刻蚀的目的。卤素源为$CF_4,C_2F_6,SF_6$等，最常用的是四氟化碳，因为刻蚀选择比大，四氟化碳对$SiO_2$和$Si$有很强的选择性，室温下就能到到50。气体掺杂容易实现蚀刻选择比的改变，掺杂氧气可以提高对Si刻蚀速率，掺入氢气可以提高二氧化硅刻蚀速率。
  - 掺杂气体改变选择比和速率是因为掺入气体也会参与离子化和反应。氧气腐蚀性较强，氢气则有还原性，对应的改变对应材料的速率。
  - 常用的反应容器为
  - 1. 圆筒式反应器。开始时用于去胶，采用氧气刻蚀，后来采用F基气体刻蚀硅基材料。屏蔽筒防止晶片与等离子体接触损伤，可以使刻蚀均匀。射频频率13.56MHz，功率300-600W，填充氧气的时候用于去胶，F基气体时用于刻蚀硅或其他硅材料，F基气体+氢气用于刻蚀二氧化硅。气压约为0.1-10 Torr，分辨率可达2微米。
    2. 平板式反应器。硅片置于阳极，在射频源作用下阴极射线轰击气体而发生电离蚀刻。此过程中还有微弱的物理溅射刻蚀作用。离子的能量可以促进原子团与硅片之间的化学反应（难道是传说中的提供活化能量），提高刻蚀速率，使刻蚀出现各向异性（物理），提高分辨率。非挥发性反应产物在侧壁淀积（保护侧壁）可以实现一定程度的各向异性刻蚀。射频频率13.56MHz，工作气体为F基或Cl基气体，可以掺杂稀有气体或者氢氧气体等，气压在0.01-1 Torr之间，分辨率可达0.5-1微米
- 反应离子刻蚀（物理化学），气压中等。
  - RIE，实际是离子辅助刻蚀，此处将硅片放在阴极，射频源仍然连接在阴极，气体从阳极进入。采用等离子方法的刻蚀速度都比较快，离子轰击起到了很多作用：
    - 离子轰击提高了表面活性（活化能）
    - 使气体更容易穿透表面的障碍物而达到反应层
    - 轻微的物理溅射刻蚀作用
  - 而离子轰击存在方向性，遭受离子轰击的底面刻蚀要比没有遭受轰击的侧面刻蚀速度快的多。当采用某些合成气体（卤化气体）时，反应过程会在侧壁上形成聚合物薄膜，提高各向异性。
  - 仍然采用13.56MHz射频源，工作气体可以是Cl基与F基气体。气压较低，为0.001-0.1 Torr，分辨率在0.1-0.2微米。刻蚀速率约为100-200纳米每分钟。

物理方法就是各向异性一些，化学方法一般受结构影响小。一般的物理作用需要低气压，化学作用需要高气压。

剥离技术

剥离工艺用于制造IC的金属互连线。剥离工艺中，当采用正胶时，获得的金属图形与掩膜版上的图形相反，这与采用负胶及刻蚀工艺得到的结果相同。其工艺如下

ADSP

掩膜曝光后光刻胶显影，显影后对整个硅片进行金属淀积操作，除去光刻胶的时候原淀积的金属就保留在了显影位置，光刻胶位置就是裸露的硅。

受到去胶时工艺的影响，光刻胶在显影后的剖面有很多种，例如顶切式、底切式，直壁式等。例如对于PMMA正胶，在氯苯浸泡后可以形成底切式，在剥离工艺中常用。

如果在工艺中只采用Ar等惰性气体，只发生物理溅射刻蚀（不发生电离）；如果采用卤基气体，则发生纯化学的等离子体刻蚀。

气压高时化学作用强，反之物理作用强。

混合气体刻蚀速率远高于两种单一气体的刻蚀速率之和。

若晶片置于阴极，则物理作用较强，反之在阳极物理作用较弱。圆筒式反应容器中，晶片不置于电极上，则没有物理作用。电压越高物理作用越强。

比较总结

	圆筒式	平板式	反应离子刻蚀	离子铣刻蚀
气体环境	$CF_4,O_2,etc$	$CF_4,CCl_4,Ar,...$	同左	$Ar$
压强(Torr)	0.1-10	0.01-1	0.01-0.1	1e-5-1e-4
晶片位置	屏蔽筒内	阳极	阴极	阴极
刻蚀机理	化学	化学+少量物理	化学+物理	物理
分辨率	2	0.5	0.2	0.1
钻蚀	有	较小	基本无	无
损伤	无	小	中	大
选择比	大	较大	中	小
刻蚀速率	中	快	很快	慢

简单总结为

物理刻蚀各向异性，无钻蚀，分辨率好
化学刻蚀各向同性，有钻蚀，分辨率差
物理刻蚀选择比小，化学选择比大
可以通过调节工作气体的种类与气压来控制刻蚀剖面的形状与选择比，刻蚀速度
电极方式和电压可以控制刻蚀的形状与选择比。

未来的刻蚀技术面临的问题就是今天我们仍未能达到理想水平的刻蚀问题，例如选择比、损伤、一致性等。

有些比较细节的东西其实可以不用完全记忆，对于整个流程和一些重要概念多加了解即可。

Twitter Facebook LinkedIn

Shicong Liu

微电子工艺

微电子工艺

1. 掺杂

扩散

离子注入

2. 光刻